BEST AVAILABLE COPY

DIALOG(R) File 347: JAPIO (c) 2004 JPO & JAPIO. All rts. reserv.

04333837 **Image available**
METHOD AND DEVICE FOR ACCESSING MEMORY CARD

PUB. NO.: 05-325537 [JP 5325537 A] PUBLISHED: December 10, 1993 (19931210)

INVENTOR(s): ISAKI OSAMU

SUDO NAGAKATSU

APPLICANT(s): OKI ELECTRIC IND CO LTD [000029] (A Japanese Company or

Corporation), JP (Japan)

APPL. NO.: 04-133590 [JP 92133590] FILED: May 26, 1992 (19920526)

INTL CLASS: [5] G11C-005/00; B41J-005/30; G06F-012/06

JAPIO CLASS: 45.2 (INFORMATION PROCESSING -- Memory Units); 29.4

(PRECISION INSTRUMENTS -- Business Machines); 42.2

(ELECTRONICS -- Solid State Components)

JOURNAL: Section: P, Section No. 1711, Vol. 18, No. 159, Pg. 103,

March 16, 1994 (19940316)

ABSTRACT

PURPOSE: To increase information amount without significantly changing the device by providing a memory adaptor incorporated with plural memory cards and enabling an accessing to each memory card.

CONSTITUTION: A memory card adaptor 1 having memory cards 9 to 11 is inserted into the memory card slot 2 of a printer main body. A memory card 8 is individually attached to a memory card slot 3. A memory card ID is read by the printer main body, whether the one attached to the memory card slot is the memory card 8 or the adaptor 1 is judged and when it is judged to be the adaptor 1, a memory card slot number is written into the adaptor 1. A memory card slot corresponsive to the memory card slot number is connected to the slot 2 by the control section of the adaptor 1. Then, the ID code of a specified memory card is read out by the printer main body and the reading of memory card data is operated.

THIS PAGE BLANK (USPTO)

DIALOG(R) File 345: Inpadoc/Fam. & Legal Stat (c) 2004 EPO. All rts. reserv.

11540468

Basic Patent (No, Kind, Date): JP 5325537 A2 931210 <No. of Patents: 001>

Patent Family:

Patent No Kind Date Applic No Kind Date

JP 5325537 A2 931210 JP 92133590 A 920526 (BASIC)

Priority Data (No, Kind, Date):

JP 92133590 A 920526

PATENT FAMILY:

JAPAN (JP)

Patent (No, Kind, Date): JP 5325537 A2 931210

METHOD AND DEVICE FOR ACCESSING MEMORY CARD (English)

Patent Assignee: OKI ELECTRIC IND CO LTD Author (Inventor): ISAKI OSAMU; SUDO NAGAKATSU Priority (No, Kind, Date): JP 92133590 A 920526 Applic (No, Kind, Date): JP 92133590 A 920526

IPC: * G11C-005/00; B41J-005/30; G06F-012/06

JAPIO Reference No: ; 180159P000103 Language of Document: Japanese

THIS PAGE BLANK (USPTO)

(19)日本国特許庁(JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号

特開平5-325537

(43)公開日 平成5年(1993)12月10日

(51) Int.Cl. ⁵		識別記号	庁内整理番号	FΙ	技術表示箇所
G11C	5/00	301 Z	6741-5L		
B41J	5/30	Z	8907-2C		
G06F	12/06	5 1 0	7368-5B		

審査請求 未請求 請求項の数8(全 11 頁)


沖電気工業株式会社 東京都港区虎ノ門1丁目7番12号 (72)発明者 伊崎 修 東京都港区虎ノ門1丁目7番12号 工業株式会社内 (72)発明者 須藤 永勝 東京都港区虎ノ門1丁目7番12号 工業株式会社内 (74)代理人 弁理士 清水 守 (外2名)		000000295	出願人	特顧平4-133590	(21)出願番号
(72)発明者 伊崎 修 東京都港区虎ノ門1丁目7番12号 工業株式会社内 (72)発明者 須藤 永勝 東京都港区虎ノ門1丁目7番12号 工業株式会社内		沖電気工業株式会社			
東京都港区虎ノ門1丁目7番12号 工業株式会社内 (72)発明者 須藤 永勝 東京都港区虎ノ門1丁目7番12号 工業株式会社内	12号	東京都港区虎ノ門1丁目7番12号		平成4年(1992)5月26日	(22)出願日
工業株式会社内 (72)発明者 須藤 永勝 東京都港区虎ノ門1丁目7番12号 工業株式会社内		伊崎 修	朔者		
(72)発明者 須藤 永勝 東京都港区虎ノ門1丁目7番12号 工業株式会社内	12号 沖電気	東京都港区虎ノ門1丁目7番12号			
東京都港区虎ノ門1丁目7番12号 工業株式会社内		工業株式会社内			
工業株式会社内		須藤 永勝	初者		
	12号 沖電気	東京都港区虎ノ門1丁目7番12号			
(74)代理人 弁理士 清水 守 (外2名)		工業株式会社内			
	,)	弁理士 清水 守 (外2名)	人野分		

(54) 【発明の名称】 メモリカードのアクセス方法及びその装置

(57)【要約】

【目的】 プリンタ本体やメモリカード等の情報機器の 大幅な変更を要することなく、複数のメモリカードを使 用して一度に扱うことができる情報量の増加を図ること のできるメモリカードのアクセス方法及びその装置を提 供する。

【構成】 メモリカードをアクセスする方法及びその装置において、メモリカード9~11をメモリカードアダプタ1に装着し、前記メモリカードアダプタ1と前記メモリカードアダプタ1に装着された以外のメモリカード8とを識別し、前記メモリカードアダプタ1中のメモリカード9~11を指定することによってアクセスを行う。



1

【特許請求の範囲】

【請求項1】 メモリカードをアクセスする方法におい て、(a)メモリカードをメモリカードアダプタに装着 し、(b)前記メモリカードアダプタと前記メモリカー ドアダプタに装着された以外のメモリカードとを識別 し、 (c) 前記メモリカードアダプタ中のメモリカード を指定することによってメモリカードをアクセスするこ とを特徴とするメモリカードのアクセス方法。

【請求項2】 前記メモリカードアダプタは複数個のメ モリカードを装着可能である請求項1記載のメモリカー 10 ドのアクセス方法。

【請求項3】 前記識別は、同じメモリカードアダプタ IDコードアドレスに格納されたメモリカードのIDコ ードとメモリカードアダプタ I Dコードとによって行う 請求項1記載のメモリカードのアクセス方法。

【請求項4】 前記メモリカードアダプタIDコードと メモリカードIDコードを交互に出力することによっ て、前記メモリカードアダプタ I Dコードアドレスを繰 り返し読み出す請求項3記載のメモリカードのアクセス 方法。

【請求項5】 前記メモリカードの指定は、メモリカー ドIDコードアドレスにスロット番号を書き込むことで 前記メモリカードアダプタのメモリカードスロットを選 択して行う請求項1記載のメモリカードのアクセス方 法。

【請求項6】 (a) メモリカードが装着可能なメモリ カードスロットと、 (b) 外部装置と接続するメモリカ ードコネクタと、(c)前記メモリカードスロットと前 記メモリカードコネクタとの間の信号を制御する制御回 ドのアクセス装置。

【請求項7】 前記メモリカードコネクタは前記外部装 置のメモリカードスロットに装着可能な請求項6記載の メモリカードのアクセス装置。

【請求項8】 前記メモリカードスロットは複数のメモ リカードが装着可能である請求項 6 記載のメモリカード のアクセス装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、あらかじめフォーマッ 40 トされたメモリカード又はメモリカートリッジなどの記 録媒体 (以下、これらをメモリカードで総称する) のア クセス方法及びその装置に関するものである。

[0002]

【従来の技術】情報機器、特にプリンタにおいては、メ モリカードを着脱できるようメモリカードスロットを備 え、文字情報などをあらかじめ記憶させたメモリカード を必要に応じて着脱させて使用している。図9は従来の メモリカードのアクセスの処理フロー図である。図にお

と、プリンタ本体側ではステップS11においてメモリ カードにそれ*ぞ*れ付されているメモリカード I Dを読み 込む。次に、その読み込んだメモリカードIDが有効な ものであるのか否かをステップS12において判定し、 有効であればステップS13でメモリカードデータの読 み取り処理が行われ、一方読み込んだメモリカードID が有効でない場合にはステップS14でエラー処理が行 われる。

【0003】前記のメモリカードのアクセスの処理は、 プリンタ本体にメモリカードを挿入するごとに行われ る。このメモリカードの使用によって、本体の価格を上 げることなく、プリンタの使用者ごとあるいは用途ごと に異なる要求(例えば、多彩な文字種の要求など)に応 えている。近来、プリンタの用途が高度化して、メモリ カードで扱われる情報の量が増えてきている。

[0004]

【発明が解決しようとする課題】しかしながら、前記構 成のメモリカードにおいては、一度に扱うことができる 情報を増やすには、メモリカードスロットの数を増やす 20 ことによって使用するメモリカードの枚数を増加させる か、又はメモリカード自体の容量を増やすか等の手段が とられている。これらの手段はプリンタ本体やメモリカ ードの変更を要するものであって、プリンタ本体又はメ モリカードの価格を上昇させることになり、使用者の金 銭的負担を増加させることになる。

【0005】本発明は、前記従来のメモリカードの問題 点を解決して、プリンタ本体やメモリカードの大幅な変 更を要することなく、またそのために価格の上昇を招く ことなく複数のメモリカードの使用を可能として一度に 路とからなるメモリカードアダプタを有したメモリカー 30 扱うことができる情報量の増加を図ることのできるメモ リカードのアクセス方法及びその装置を提供することを 目的とする。

[0006]

【課題を解決するための手段】本発明のメモリカードに おいては、複数のメモリカードを搭載することができる メモリカードアタプタを有し、酸メモリカードアダプタ に格納される各メモリカードのアクセス方法によって前 記の目的を達成している。メモリカードをアクセスする 方法において、メモリカードをメモリカードアダプタに 装着し、前記メモリカードアダプタと前記メモリカード アダプタに装着された以外のメモリカードとを識別し、 前記メモリカードアダプタ中のメモリカードを指定する ことによってメモリカードをアクセスするものである。 【0007】また、前記メモリカードアダプタは複数個 のメモリカードを装着可能であり、前記識別は、同じメ モリカードアダプタ I Dコードアドレスに格納されたメ

モリカードのIDコードとメモリカードアダプタIDコ ードとによりそれらを交互に出力することによって、前 記メモリカードアダプタIDコードアドレスを繰り返し いて、始めにメモリカードがプリンタ本体に挿入される 50 読み出して行う。また、前記メモリカードの指定は、メ

モリカードIDコードアドレスにスロット番号を書き込 むことで前記メモリカードアダプタのメモリカードスロ ットを選択して行われる。

【0008】メモリカードをアクセスする装置は、メモ リカードが装着可能なメモリカードスロットと、外部装 置と接続するメモリカードコネクタと、前記メモリカー ドスロットと前記メモリカードコネクタとの間の信号を 制御する制御回路とからなるメモリカードアダプタを有 し、前記メモリカードコネクタは前記外部装置のメモリ カードスロットに装着可能であり、また前記メモリカー 10 ドスロットは複数のメモリカードが装着可能である。

【作用】本発明は、上記のメモリカードのアクセス方法 及びその装置とすることによって、複数のメモリカード を装着したメモリカードアダプタを情報機器のメモリカ ードスロットに通常のメモリカードと同様にして装着す ることができ、一度に扱うことができる情報量の増加 を、プリンタ本体価格の上昇やメモリカード価格の上昇 を招くことなく行うことができる。

ドアダプタに装着された以外のメモリカードとの識別 を、前記メモリカードアダプタ中のメモリカードをメモ リカードIDコードアドレスにスロット番号を書き込む ことでメモリカードアダプタのメモリカードスロットを 選択して指定する。また、同じメモリカードアダプタI Dコードアドレスに格納されたメモリカードの I Dコー ドとメモリカードアダプタIDコードとによりそれらを 交互に出力することによってメモリカードアダプタID コードアドレスを繰り返し読み出されるものであり、プ リンタ本体などの情報機器に大幅な変更を要することな 30 く行うことができる。

[0011]

[0009]

.

- " 4" " S.

The state of

【実施例】以下、本発明の実施例について図面を参照し ながら詳細に説明する。本発明のメモリカードにおいて は、複数のメモリカードをプリンタ本体のメモリカード スロットに適合させ、該メモリカードをプリンタ本体に アクセスさせるための装置と、そのアクセス方法からな り、さらに詳しくは複数のメモリカードスロットとプリ ンタ本体のメモリカードスロットに適合するコネクタ、 及びプリンタ本体の指示に従ってアクセス可能なメモリ 40 カードのスロットを切り替える制御部とを有したメモリ カードアダプタと、メモリカードスロットを切替える制 御方法から構成されている。

【0012】始めに、本発明の複数のメモリカードをプ リンタ本体のメモリカードスロットに適合させるメモリ カードアダプタについて図2~4によって説明する。図 2は本発明のメモリカードアダプタの斜視図であり、図 3 は本発明のメモリカードアダプタをプリンタ本体に装 着した断面図であり、図4は本発明のメモリカードアダ プタとプリンタ本体の斜視図である。

【0013】図2において、メモリカードアダプタ1は L字型をしており、前面部に複数のメモリカードを挿入 させるための複数個のメモリカードスロット7を有し、 背面部にはプリンタ本体20のメモリカードスロットに 接続するためのメモリカードコネクタ部が突出してい る。この実施例ではメモリカードスロット7のスロット の数が3の場合を示しているが、スロットの数は任意と することができる。メモリカードアダプタ1は、図4に 示すようにプリンタ本体20のメモリカードスロット2 に前記メモリカードコネクタ部を挿入することによって プリンタ本体20に装着される。

【0014】図3はメモリカードアダプタ1がプリンタ 本体20に装着された状態を示している。メモリカード アダプタ1とブリンタ本体20との接続は、メモリカー ドアダプタ1の端子部分をプリンタ本体20のメモリカ ードスロット2に挿入することによって行われ、一方、 メモリカード9~11とメモリカードアダプタ1との接 続は、メモリカード9~11をメモリカードアダプタ1 のメモリカードスロット?に挿入し、該メモリカード9 【0010】また、メモリカードアダプタとメモリカー 20 ~11をメモリカード部4~6に装着することによって 行われる。これによって、メモリカード9~11はプリ ンタ本体20に装着される。

> 【0015】また、プリンタ本体20にはメモリカード・ スロット2の他にメモリカードスロット3を有し、単独 でメモリカード8を装着することができる。次に、本発 明のメモリカードアダプタを用いたアクセス方法につい て説明する。図1は本発明のメモリカードのアクセスの 処理フロー図である。まず、ステップS1によってプリ ンタ本体20はメモリカードIDを読み込み、ステップ S2においてその読み込んだメモリカードIDが有効な ものか否かを判定する。メモリカード8~11には、各 メモリカードの種類を識別するために各メモリカードの 種類に固有のIDコードが付与され、またメモリカード アダプタ1にもメモリカードと同様にIDコードが付与 されている。このIDコードを読み込むことによって、 プリンタ本体20はメモリカードスロットに装着された ものがメモリカード8であるのか、メモリカードアダプ タ1であるのか知ることができる。そこで、ステップS 1において読み込んだメモリカードの I Dコードが有効 と判定された場合には、次にステップS3でそのメモリ カードスロットに装着されたものがメモリカード8であ るのか、メモリカードアダプタ1であるのかの判定を行 う。一方、ステップS2において、読み込んだメモリカ ードのIDコードが有効でないと判定された場合には、 ステップS8に進みエラー処理が行われる。

【0016】ステップS3において、メモリカードアダ プタ1であることが分かると、次にプリンタ本体20は ステップS4でメモリカードスロット番号をメモリカー ドアタプタ1に書き込む。すると、メモリカードアダプ 50 夕1の制御部はそのメモリカードスロット番号に対応す

るメモリカードスロットを、プリンタ本体20のスロッ ト 2 に接続する。次に、ステップS 5 においてプリンタ 本体20は再度メモリカードのIDコードの読込みを行 う。すると、今度は指定されたメモリカードスロット番 号に装着されているメモリカードの I Dコードが読み出 されてくる。ステップS6ではそのIDコードが有効で あるか否かを判定して、IDコードが有効である場合に はメモリカードデータの読み取りの処理が行われる。ま た、IDコードが有効でない場合には、ステップS8に おいてエラー処理が行われる。

【0017】この後、プタンタ本体によって、さらにI Dコードの読込みが行われるまで、通常のメモリカード アクセスが行われる。プリンタ本体20による再度のI Dコードの読込みが行われると、アダプタの制御部は、 プリンタ本体20のメモリカードスロット2とアダプタ のメモリカードスロットとの接続を切り離した後、プリ ンタ本体 2 0 に対してメモリカードアダプタ 1 の I Dコ ードを返す。

【0018】以上の動作を繰り返すことによって、プリ ンタ本体20は、メモリカードアダプタ1に装着された 20 全てのメモリカードをアクセスすることが可能となる。 次に、メモリカードアダプタ1の構成を説明する。図5 は本発明のメモリカードアダプタのプロック図である。 図示されるように、プリンタ本体20とメモリカードア ダプタ1の間は、メモリカードがセレクトされているこ とを示すメモリカードセレクトCS-N信号(以後"-N"は反転信号を表す)、データの読込み動作であるこ とを示すRD-N信号、データの書込み動作であること を示すWR-N信号、データパスDATA信号、アドレ スパスADR信号によって接続される。この他にも図示 30 されていない電源信号、グランド信号、メモリカードが 接続されていることを示す信号などがある。メモリカー ドアダプタ1とメモリカードと間もまた同じ信号線で接 続される。

【0019】メモリカードアダプタ1側においては、プ リンタ本体20のメモリカードスロット12とはメモリ カードコネクタ13で接続され、CS-N信号が制御回 路17に接続される。一方、該制御回路17からはメモ リカード用のメモリカードスロット14~16に対して CS1-N信号、CS2-N信号、及びCS3-N信号 が接続される。また、RD-N信号、WR-N信号、デ ータパスDATA信号、及びアドレスパスADR信号は メモリカードコネクタ13と制御回路17とメモリカー ドスロット14~16間において接続されている。

【0020】次に、メモリカードアダプタ1の制御部1 7の動作について図1のステップに沿って説明する。図 6は本発明のメモリカードアダプタ1の制御部17の動 作図である。

(1) ステップS1:まず、プリンタ本体20からのメ

むことによって始まる。

(2) ステップS 2:次に、第1回目のIDコード読込 みが始まると有効なIDコードか否かを判定を行う。こ の判定は、メモリカードアダプタ20の制御部17にあ る比較器101があらかじめ与えられているメモリカー ドアダプタのIDアドレス201とプリンタ本体20か ら出力されたアドレス202とを比較し、一致したこと を示すCMP-N信号を出力することによって行われ る。このCMP-N信号はデータ読込みであることを示 10 すRD-N信号と論理素子102において論理積を採っ た後、メモリカードアダプタ1のIDコード読込みサイ クルであることを記憶するフリップフロップ103の入 カFI信号になる。FI信号によってフリップフロップ 103は、メモリカードアダプタ1のIDコード読込み サイクルであることを示すFO信号を出力する。そし て、メモリカードアダプタ1がIDコードのアクセスサ イクルであることは、最終的に、CMP-N信号とRD - N信号とFO信号の論理積を論理素子104で採るこ とによって、ID-G-N信号として出力される。

6

(3) ステップS3:次にメモリカードかメモリカード アダプタかの判定に移る。前記 I D-G-N信号によっ てメモリカードアダプタ1のIDコード203の出力を ゲートしている3-ステートゲート105が開き、デー タパスDATA信号にIDコード203が出力される。 出力されたメモリカードアダプタの I Dコード 2 0 3 は プリンタ本体20で読み取られ、プリンタ本体20のメ モリカードスロット12に装着されているのはメモリカ ードアダプタ 1 であることが認識される。

【0021】前記のステップS1~ステップS3の第1 回目のIDコードの読み込みのタイムチャートを図7の (a) に示す。

(4) ステップS4:次に、メモリカードアダプタ1の メモリカードスロット番号の書込み動作を始める。プリ ンタ本体20は、IDアドレス201のアドレス番地に そのスロット番号の書込みを行う。メモリカードスロッ ト番号の書込みが始まると、メモリカードアダプタ1の 制御部17にある比較器101において、あらかじめ与 えられているメモリカードアダプタ 1 の I Dアドレス 2 01のアドレス値とプリンタ本体20から出力されたア ドレス202の値とを比較し、一致したことを示すCM P-N信号を出力する。このCMP-N信号はデータ書 込みであることを示すWR-N信号との論理積を論理素 子106において採った後、アドレスデコーダ107の ゲート入力DC-G-N信号となる。このDC-G-N 信号により、アドレスデコーダ107は、データパスD ATA信号からメモリカードアダプタ1のメモリカード スロット番号を取り込んでデコードし、そのメモリカー ドスロット番号に対応するD-n-N信号(nは1, 2 又は3)を出力する。例えば、メモリカードアダプタ1 モリカードのアクセスはメモリカードの I Dコードを読 *50* のメモリカードスロット番号が 2 である場合には、D -

2-N信号が出力される。このD-2-N信号は、メモ リカードアダプタ1のメモリカードスロット番号の書込 み動作の終了時に、ラッチ回路108によってラッチさ れ、信号L-2信号として出力される。前記ステップS 4のメモリカード番号の書込みのタイムチャートを図7 の(b)に示す。

(5) ステップS5:前記のステップで、プリンタ本体 20はメモリカードアダプタ1に指定したメモリカード スロット番号n (nは1, 2, 又は3)、前記の例の場 nに装着されたメモリカードのIDコード読込み動作に 入る。このメモリカードのIDコード読込み動作は、メ モリカードアタプタ20にとっては、第2回目のIDコ ード読込み動作となる。

【0022】第2回目のIDコード読込みが始まると、 メモリカードアダプタ1の制御部17にある比較器10 1において、あらかじめ与えられているメモリカードア ダプタ1のIDアドレス201の値とプリンタ本体20 から出力されたアドレス202の値とを比較し、一致し たことを示すCMP-N信号を出力する。このCMP-N信号は、データ読込みであることを示すRD-N信号 と論理素子102において論理積を採った後、メモリカ ードアダプタ1のIDコード読込みサイクルであること を記憶するフリップフロップ103の入力FI信号にな る。FI信号によってフリップフロップ103は、メモ リカードアダプタ1がIDコード読込みサイクルである ことを示す信号FO-N信号をクリアする。このクリア されたFO-N信号の否定信号とCS-N信号の論理積 を論理素子110において採ることによって、3-ステ ートゲート109が開き、メモリカードアダプタ1にあ 30 るメモリカードセレクト信号CSn(nは1,2又は 3) をメモリカードへ出力する。前記の場合では、CS 2 信号が出力される。これによって、メモリカードアダ プタ1のメモリカードスロット15に装着されたメモリ カードがセレクトされ、そのセレクトされたメモリカー ドの I Dコードがプリンタ本体 2 0 によって読み込まれ る。前記のステップS5のメモリカードのIDコードの 読み込みのタイムチャートを図7の(c)に示す。

41.1

DF 37.

1 270 30

tagi afat ili i

走廊工作

1. 1830

linger,

【0023】これ以降、IDコードアドレスを除くメモ リカードへのアクセスは、メモリカードアダプタ1中の 40 セレクトされたメモリカード、前記の例ではメモリカー ドスロット15に装着されたメモリカードへのアクセス となる。

(6) ステップS6:ステップS5でメモリカードのI Dコードの読み込みが終了した後、有効な I Dコードか 否かを判定を行う。このステップは前記のステップS2 と同様にして行われる。

【0024】また、プリンタ本体20が、メモリカード アダプタ1のメモリカードスロットを切り替える場合、

行う。第3回目のIDコード読込みが始まると、メモリ カードアダプタ1の制御部17にある比較器101にお いてあらかじめ与えられているメモリカードアダプタ1 の I Dアドレス 2 0 1 の値とプリンタ本体 2 0 から出力 されたアドレス202の値とを比較し、一致したことを 示すCMP-N信号を出力する。このCMP-N信号 は、データ読込みであることを示すRD-N信号と論理 素子102において論理積を採った後、メモリカードア ダプタ1のIDコード読込みサイクルであることを記憶 合は2に装着されており、該メモリカードスロット番号 10 するフリップフロップ103の入力FI信号によってフ リップフロップ103はメモリカードアダプタ1のID コード読込みサイクルであることを示すFO-N信号を 再出力する。そして、最終的にCMP-N信号とRD-N信号とFO-N信号の論理積を論理素子104で採る ことによって、ID-G-N信号を出力して3-ステー トゲート105を開き、データパスDATA信号にメモ リカードアダプタ1のIDコード203を出力する。出 カされたメモリカードアダプタ1のIDコード203は プリンタ本体20で読み取られ、第3回目のIDコード 読込みが正常に行われたことを確認する。この第3回目 の I Dコード読込みは、シーケンス的には第1回目の I Dコード読込みと同じである。

8

【0025】プリンタ本体20のメモリカードカードス ロット3にメモリカードアダプタ1ではなくメモリカー ド8が装着された場合について説明する。図8の(b) は通常のメモリカードのデータ読み込みのタイムチャー トである。通常のメモリカードの場合には、ステップS 3における判定でステップS7に移りメモリカードデー 夕読み取り処理が行われる。図において、ADR信号に はIDアドレス以外のアドレスが入力され、またDAT A信号にはメモリカードのデータがプリンタ本体20に 読み出される。

【0026】以下、メモリカードスロットナンバーの書 込み、メモリカードIDコードの読込み、通常のメモリ カードアクセスと、第1回目のIDコード読込みが行わ れた以降の処理と同じ処理が繰り返される。前記のプリ ンタ本体20が第3回目のIDコード読込む場合の動作 のタイムチャートを図8の(a)に示す。

【0027】なお、本発明は前記実施例に限定されるも のではなく、本発明の趣旨に基づき種々の変形が可能で あり、それらを本発明の範囲から排除するものではな 61

[0028]

【発明の効果】以上、詳細に説明したように、本発明に よれば、プリンタなどの情報機器本体とメモリカードア ダブタとの接続は、情報機器本体とメモリカードとの接 続と同様に情報機器本体のメモリカードスロットに装着 する方法が採られており、また、メモリカードアダプタ の装着も情報機器本体のメモリカードスロットに挿入す プリンタ本体20は第3回目のIDコード読込み動作を 50 るだけで済むようになっている。また、そのメモリカー

9

ド制御に必要な情報機器本体の処理の変更もごくわずかな変更で済む。

【0029】したがって、情報機器本体のメモリカード制御方法をわずかに変更するだけで、メモリカードアダプタ専用の接続口を用意することなく、本体のメモリカードスロットを使って簡単にメモリカードスロットの数を増やすことができる。

【図面の簡単な説明】

【図1】本発明のメモリカードのアクセスの処理フロー 図である。

【図2】本発明のメモリカードアダプタの斜視図である。

【図3】本発明のメモリカードアダプタをプリンタ本体 に装着した断面図である。

【図4】本発明のメモリカードアダプタとプリンタ本体 の斜視図である。

【図 5】本発明のメモリカードアダプタのプロック図である。

【図6】本発明のメモリカードアダプタの制御部の動作 図である。

【図7】本発明のメモリカードアダプタの制御部のタイムチャートである。

10 【図8】本発明のメモリカードアダプタの制御部のタイ ムチャートである。

【図9】従来のメモリカードのアクセスの処理フロー図である。

【符号の説明】

1 メモリカードアダプタ

2, 3, 7, 12, 14~16 メモリカードスロット 4~6 メモリカード部

8 メモリカード

10 9~11 メモリカード

13 メモリカードコネクタ

17 制御回路

20 プリンタ本体

101 比較器

102, 104, 106, 110 論理素子

103 フリップフロップ

105, 109 3-ステートゲート


107 デコーダ

108 ラッチ


20 201 IDアドレス

203 ID3-F


[図2]




【図3】









【図4】




【図7】




【図5】



【図6】





THIS PAGE BLANK (USPTO)